科技信息--比官方宣传还猛！台积电5nm晶体管密度比7nm提高88％

【逐日科技网】 1般来说，官方宣扬数据都是最理想的状态，有时候还会掺杂1些水分，但是你见过实测比官方数字更漂亮的吗?

台积电已在本月开始5nm工艺的试产，第2季度内投入范围量产，苹果A14、华为麒麟1020、AMD Zen 4等处理器都会使用它，而且消息称初期产能已被客户完全包圆，特别是苹果占了头。

台积电还没有公布5nm工艺的具体指标贫困户移民搬迁的旧房子怎么办，只知道会大范围集成EUV极紫外光刻技术，不过在1篇论文中表露了1张晶体管结构侧视图。

WikiChips经过分析后估计土地征用补偿款的规定，台积电5nm的栅极间距为48nm房屋拆迁一般提前多久发通知，金属间距则是30nm，鳍片间距25⑵6nm，单元高度约为180nm，照此计算，台积电5nm的晶体管密度将是每平方毫米1.713亿个。

相比于初代7nm的每平方毫米9120万个，这1数字增加了足足88%，而台积电官方宣扬的数字是84%。

虽然这些年摩尔定律渐渐失效，虽然台积电的工艺常常面临质疑，但不能不佩服台积电的推动速度，要知道16nm工艺量产也只是不到5年前的事情，那时候的晶体管密度才不过每平方毫米2888万个，5nm已经是它的几近6倍!

另外，台积电10nm工艺的晶体管密度为每平方毫米5251万个，5nm是它的近3.3倍。